University of California, Irvine.;
机译:具有热敏性的超低功耗时钟发生器的设计,用于中速VLSI芯片应用
机译:使用多个电源电压和阈值电压的可感知互连复杂性的低功耗Vlsi设计
机译:使用多个电源电压和阈值电压评估可感知互连复杂性的低功耗Vlsi设计
机译:纳米级VLSI电路的时空可靠性感知设计
机译:温度感知VLSI设计和分析。
机译:安全的直流激励器设计可降低功耗并提高可靠性
机译:VLSI-SoC:可靠性,安全性和低功耗设计:第23届IFIP WG 10.5 / IEEE超大规模集成国际会议,VLSI-SoC,2015年10月5日至7日,韩国大田,修订的论文