基于行列不同插值算法的图像缩放引擎的设计

摘要

为了降低定标器的硬件复杂度并提高液晶显示图像的质量,提出了一种行列采用不同插值算法的图像缩放引擎设计方法.在论述四点三次卷积插值算法和线性插值算法基础上,提出了行列不同计算点数的缩放引擎系统架构.在该架构中,水平缩放采用四点三次卷积插值算法,而垂直缩放采用优化的两点线性插值算法.相比双三次插值算法的实现,减少了9个乘法器的使用,明显节省了实现电路的硬件开销.另外,详细论述了放大单元及相应的滤波器的设计,并将设计结果综合下载到现场可编程门阵列(FPGA)芯片.FPGA验证结果表明,该设计切实可行.