硅通孔

摘要： 采用有限元模拟法研究三维集成电路集成中硅通孔结构在热循环载荷条件下的失效行为,对硅通孔结构的应力应变进行分析。结果表明,硅通孔结构在热循环载荷下顶部Cu焊盘角落附近的SiO;层处具有最大的应力与应变,这表明硅通孔结构中最易失效位置在顶部Cu焊盘角落附近Cu和SiO;的界面处。试验结果与模拟分析一致,进一步验证了模拟结果对硅通孔结构最易失效位置分析的可靠性。

摘要： 由于需要外部电源的接入,传统芯片上的环形结构的物质波波导无法形成完全封闭的环形结构,其产生的环形磁阱存在天然缺陷,阻碍了对冷原子的有效操控。利用硅通孔(TSV)技术能够在垂直于原子芯片表面方向接入导线,有望降低接入导线对环形磁阱的影响。本文通过有限元方法对基于TSV技术的环形原子物质波波导进行仿真研究,对导线加载电流时的磁场进行仿真分析,并系统研究了TSV横截面形状、通孔深度、通孔间隙等因素对环形导线所产生磁阱的影响。最终结合仿真结果,设计一种在加工工艺上切实可行的基于TSV结构的环形波导原子芯片。

摘要： 上海交通大学多元兼容集成制造技术团队针对TSV互连的深孔填充电镀难题,借助有限元软件和任意拉格朗日-欧拉算法,完成了方程组的数值解算,实现了TSV填充模式的数值仿真。利用有限元和任意拉格朗日-欧拉算法分析了盲孔的填充机制,通孔的蝴蝶形式的电镀填充过程,以及不同深宽比孔的同时填充模式,并利用仿真数据进行了样品的研制及参数优化。分析了电镀的电流密度和热处理温度对电镀填充TSV-Cu的力学属性的影响。通过原位压缩试验研究了电流密度对TSV-Cu的力学性能和显微组织的影响。利用单轴薄膜拉伸试验分析了热处理工艺对TSV-Cu材料属性的影响。结果表明,随着热处理温度的升高,TSV-Cu的断裂强度和屈服强度明显下降,杨氏模量呈波纹状变化但变化趋势缓慢。基于上述研究结果,研究了热失配应力所导致的互连结构热变形机制,通过自主搭建的原位测试系统,实时观测TSV-Cu随温度变化而产生的变形大小,以研究影响TSV-Cu互连热应力应变的规律。结果表明,TSV-Cu的热变形过程分为弹性变形阶段、类塑性强化阶段以及塑性变形阶段。

摘要： 系统级封装(Si P)及微系统技术能够在有限空间内实现更高密度、更多功能集成,是满足宇航、武器装备等高端领域电子器件小型化、高性能、高可靠需求的关键技术。重点阐述了基于硅通孔(TSV)转接板的倒装焊立体组装及其过程质量控制、基于键合工艺的芯片叠层、基于倒装焊的双通道散热封装等高密度模块涉及的组装及封装技术,同时对利用TSV转接板实现多芯片倒装焊的模组化、一体化集成方案进行了研究。基于以上技术实现了信息处理Si P模块的高密度、气密性封装,以及满足多倒装芯片散热与CMOS图像传感器(CIS)采光需求的双面三腔体微系统模块封装。

摘要： 镀铜填充时,形成空洞或缝隙都将导致芯片严重的可靠性问题,从设备能力和电镀药液两个方面分析了对镀铜填充效果的影响,并在孔径10μm、深宽比10∶1的硅通孔内进行工艺验证。结果表明:镀前预湿处理、镀液快速搅拌、电场均匀分布、镀液添加剂的浓度及配比等4个方面对实现硅通孔无缺陷填充起了决定性作用。

摘要： 综述了近年来芯片三维封装中硅通孔(TSV)互连技术中电镀铜工艺的研究进展及存在的问题,指出TSV互连技术今后的研究方向.

摘要： 由于不成熟的工艺技术和老化影响,基于硅通孔(Through Silicon Via,TSV)的三维集成电路(Three-Di-mensional Integrated Circuit,3D IC)中易发生聚簇故障,而降低芯片良率.为修复TSV聚簇故障,本文提出基于间隔分组的故障冗余结构.通过间隔分组将聚簇的TSV故障分散到不同冗余组从而利用各组的冗余资源修复,并利用MUX链实现组间共享冗余资源.实验结果表明,相较传统的路由、环形、切换转移冗余结构,本文结构修复率分别提高27.5％、62.7％及11.4％.并且在聚簇严重的情况下,本文结构修复率保持接近100％.

摘要： 硅通孔(Through Silicon Vias,TSV)技术是三维集成电路的核心技术之一.在TSV加工过程中由于填充不均匀、化学机械剖光不彻底等,会造成过孔的开路、短路等缺陷,进而影响系统性能.高效精准的无损检测方法有利于剔除有缺陷裸片,降低缺陷对系统性能的影响.通过分析差分信号激励时地—信号—信号—地(Ground-Signal-Signal-Ground,GSSG)型TSV的电特性,提炼出缺陷无损检测及定位方法,即利用存在缺陷时差模和共模S参数的特点来判断缺陷类型;利用差模S参数及其对频率的数值导数随缺陷位置变化的特点对缺陷进行定位.此外,还对比了输入分别为单端信号和差分信号时的缺陷判断方法,结果表明基于差分信号的缺陷判断方法在判断对地短路缺陷方面比单端信号更有优势.

摘要： 该文根据微机电系统(MEMS)的相关工艺进行开发并且制成了小型的P频段LC滤波器.该滤波器的制造过程中采用了硅通孔(TSV)的相关技术,并利用双硅片键合的方法加工制作.LC谐振式电路的电感元器件为螺旋型电感且集成于硅片上层,电容元器件使用薄膜型电容且集成于硅片下层.该文选用1种频率为755 MHz,矩形参数不大于1.5的LC滤波器.其仿真模拟计算的结果与规划设计基本一致,证明了硅基立体电感LC滤波器满足设计要求.

摘要： 硅通孔(TSV)在三维集成系统中扮演着非常重要的角色。BOSCH刻蚀技术是当前主流的硅通孔刻蚀方法,因为刻蚀和钝化交替进行,这种干法刻蚀工艺不可避免地会在硅通孔的内部形成扇贝纹,其尺度一般在几十纳米到几百纳米不等。扇贝纹会导致后续填充的各层材料以及它们之间的界面不平滑,从而严重影响TSV的性能以及三维集成系统的可靠性。高温热氧化时,较高氧气流量可确保硅通孔内部氧气浓度基本均匀,扇贝纹凸起处的二氧化硅生长速率相对较快。交替循环进行高温热氧化和腐蚀二氧化硅,可有效削减硅通孔内壁的扇贝纹。对深宽比为8∶1的硅通孔,经过四次高温热氧化(每次氧化的工艺条件为:1150°C、湿氧氧化10 min)和四次腐蚀二氧化硅后,内壁的扇贝纹起伏最大值从最初的400 nm降到了90 nm。实验结果表明该方法削减扇贝纹的效果十分明显。

摘要： 近年来,以硅通孔(TSV,Through-Sil icon-Via)为核心的先进封装技术是三维集成领域的发展趋势和研发热点.与之相关制造技术也得到了快速发展.由于TSV特征尺寸的限制,传统的薄膜制备技术难以满足目前新型功能薄膜的应用需求,相应的薄膜制备技术也取得进一步发展.本文将介绍面向TSV结构的深孔的薄膜沉积技术的发展,以及PVD、MOCVD、ALD等改进技术及特点,阐述薄膜制备技术在TSV高深宽比的金属化的应用.

摘要： 本文通过建立基于Elmore Delay的传输线模型来分析基于硅通孔(TSV)技术的互连线的时延性能.文章讨论了在多种硅通孔填充材料情况下,硅通孔电阻电容的改变,从而改变了传输时延特性.同时,在不同工作环境温度下,互连线的材料具有温变特性,因此基于硅通孔技术的互连线传输时延特性也发生了改变.本文通过分析硅通孔填充材料和工作温度的改变对时延特性的影响,对基于硅通孔技术的三维高速电路封装设计具有一定借鉴意义.

摘要： 本文使用Fluent流场仿真软件模拟了电镀液对硅通孔(TSV)的浸润过程,讨论了TSV深宽比、电镀液流速、电镀液表面张力、接触角以及压强等主要影响因素.通过对比仿真寻找出能在电镀之前使电镀液完全浸润TSV所有表面的预润湿处理方法,以防止因润湿不彻底在TSV底部形成气泡而导致的有空洞电镀填充.通过仿真发现,电镀液表面张力越小,电镀液与待电镀样片表面的接触角越小,浸润过程中电镀液的流速越慢,浸润所处环境的压强越低,则越有利于电镀液对TSV的浸润;本文中,流速为0.002m/s时即可对深宽比低于或等于130μm:30μm的TSV实现完全浸润,浸润环境压强低于3000Pa时即可在流速为0.05m/s时对深宽比为150μm:50μm的TSV基本实现完全浸润.当TSV结构的深宽比大于2的时候,没有经过预润湿而直接放入电镀液的TSV结构很难实现无空洞电镀填充.

摘要： 硅基集成电感是射频集成电路的重要元件之一，本文提出了一种基于硅通孔技术的新型螺线管式差分电感.文章首先介绍了该差分电感的结构,然后从金属损耗和介质损耗两方面讨论了该差分电感的损耗机理,并且研究了几何参数对该差分电感性能的影响,最后还与平面型差分电感进行了比较.结果表明,本文所提出的螺线管式差分电感与平面型差分电感在具有相同感值的情况下,占用面积更小,品质因数更高.

摘要： 微电子系统的三维集成极大地缩短了互连长度、时延和减小系统尺寸,同时还可通过异质集成实现多功能性.硅通孔是实现三维集成系统高性能的关键模块.本文详细阐述了硅通孔MOS电容效应的电气模型,并对硅通孔的几项几何和材料参数进行了参数扫描分析,研究了各项参数对TSV电容-电压曲线的影响.对TSV各项参数的对比研究表明TSV电容可以通过改变几何和材料参数来得到调节，分析结果将有利于三维集成系统中TSV互连的设计。

摘要： 精确提取三维芯片中硅通孔(TSV)电容对于三维芯片的设计至关重要.在后钻孔工艺(Via-last technology)中TSV将穿越导体层,使得TSV和互连线之间的耦合电容需要精确建模.本文提出的解析公式方法可以快速提取圆柱形TSV与互连线间的二维耦合电容.对于较短的互连线,本文采用基于最小二乘拟合得到的解析公式,而对于较长的互连线,使用基于电场模拟得到的解析公式.数值实验表明和商业软件Raphael相比,本文方法可以在结果误差不超过9.1％的情况下获得几个数量级的加速.

摘要： 目前3D-IC设计中硅通孔(Through Silicon Via,TSV)的修复主要有增加冗余TSV和利用电路进行信号恢复两种方法实现,采用冗余TSV修复的方法面积开销较大,利用电路进行信号恢复的方法面积开销小,但电路延时较大.本文基于互连线集总RC模型建立TSV微开路和微短路缺陷模型,分析制定TSV信号降格的等级.同时,通过研究现有TSV信号恢复电路,提出一种改进电路,以达到优化电路延时和提升分辨率的目的.实验结果表明,在时钟频率1GHz,TSV短路电阻2kΩ下,信号延时由227ps降到150ps,比较器分辨率由45mV提升到1mV.

摘要： 基于三维集成结构的3D SRAM可以解决当前2D SRAM芯片所遭受到的有效面积(ar-ea efficiency)、和延时等等这些瓶颈问题.本文提供两个模拟器:2D SRCTI和3D SRCTI,分别对由传统集成工艺和由三维集成工艺得到的SRAM进行性能、总面积、有效面积的对比.传统SRAM模拟工具;2D SRCTI,是在HP公司的CACTI的基础上改进得到的,通过调整模型结构使结果与某工艺厂商下的memory compiler所生成的实际版图参数相接近,让二维集成模型更加真实.三维集成SRAM的模拟器3D SRCTI是在3D CACTI的基础上进行了改进,并加入了TSV参数,让三维集成模型更加的具体,对三维结构的设计空间探索更加具体化.量化分析证明了三维集成工艺的优势.同时本设计的一个创新之处是在前人的基础上提出了三维SRAM模拟工具并在设计中添加了TSV的参数,丰富了设计者对三维SRAM结构设计空间的探索.

摘要： 基于三维集成结构的3D SRAM可以解决当前2D SRAM芯片所遭受到的有效面积(ar-ea efficiency)、和延时等等这些瓶颈问题.本文提供两个模拟器:2D SRCTI和3D SRCTI,分别对由传统集成工艺和由三维集成工艺得到的SRAM进行性能、总面积、有效面积的对比.传统SRAM模拟工具;2D SRCTI,是在HP公司的CACTI的基础上改进得到的,通过调整模型结构使结果与某工艺厂商下的memory compiler所生成的实际版图参数相接近,让二维集成模型更加真实.三维集成SRAM的模拟器3D SRCTI是在3D CACTI的基础上进行了改进,并加入了TSV参数,让三维集成模型更加的具体,对三维结构的设计空间探索更加具体化.量化分析证明了三维集成工艺的优势.同时本设计的一个创新之处是在前人的基础上提出了三维SRAM模拟工具并在设计中添加了TSV的参数,丰富了设计者对三维SRAM结构设计空间的探索.

摘要： 基于三维集成结构的3D SRAM可以解决当前2D SRAM芯片所遭受到的有效面积(ar-ea efficiency)、和延时等等这些瓶颈问题.本文提供两个模拟器:2D SRCTI和3D SRCTI,分别对由传统集成工艺和由三维集成工艺得到的SRAM进行性能、总面积、有效面积的对比.传统SRAM模拟工具;2D SRCTI,是在HP公司的CACTI的基础上改进得到的,通过调整模型结构使结果与某工艺厂商下的memory compiler所生成的实际版图参数相接近,让二维集成模型更加真实.三维集成SRAM的模拟器3D SRCTI是在3D CACTI的基础上进行了改进,并加入了TSV参数,让三维集成模型更加的具体,对三维结构的设计空间探索更加具体化.量化分析证明了三维集成工艺的优势.同时本设计的一个创新之处是在前人的基础上提出了三维SRAM模拟工具并在设计中添加了TSV的参数,丰富了设计者对三维SRAM结构设计空间的探索.

摘要： 本发明揭示用于减少硅通孔电容变异性的具有改良衬底接触的硅通孔，其涉及半导体结构，并且特别涉及具有改良型衬底接触的贯穿硅通孔(TSV)结构及制造方法。该结构包括：第一掺杂类型的衬底；位在该衬底上的一层不同掺杂类型；贯穿该衬底所形成、并包含绝缘体侧壁及导电填充材料的贯穿衬底通孔；相邻该贯穿衬底通孔的第二掺杂类型；与该层不同掺杂类型电接触的第一接触；以及与该贯穿衬底通孔的该导电填充材料电接触的第二接触。

摘要： 本发明涉及一种硅通孔互连的制作工艺，包括以下步骤：S1，在硅圆片的盲孔中形成多晶硅填充结构，在多晶硅填充结构的第一表面形成阻挡层结构；S2，减薄该硅圆片，使得该盲孔形成为硅通孔结构；S3，在多晶硅填充结构的与第一表面相对的第二表面形成金属电极结构；S4，在金属电极结构上形成金凸点；S5，加热硅圆片，使得金与多晶硅填充结构在硅通孔结构中形成金硅合金结构。本发明还涉及一种由此形成的硅通孔互连结构。本发明又涉及一种硅通孔互连结构的应用。根据本发明的硅通孔互连的制作工艺、由此形成的硅通孔互连结构及其应用，结合了多晶硅TSV孔径小的优点，降低了硅通孔互连结构的寄生电阻。

摘要： 本申请提供了一种用于硅通孔制作的对准结构及硅通孔的制作方法。该对准结构包括：衬底；层间介质层，设置在衬底的表面上；第一介电层，设置在层间介质层远离衬底的表面上；凹槽，贯穿层间介质层和第一介电层设置；金属层，沿凹槽的内壁设置；氮化层，设置在金属层上，凹槽具有凹陷，凹陷设置在氮化层上。由于凹槽内设置有凹陷，因此在形成第一金属互连层后由于该凹陷的存在，使得第一金属互连层在制作时需要填充该凹陷进而在第一金属互连层的表面形成小的凹陷，进而在利用其对准时，利用其表面不平整的特点可以快速找到并对准该对准结构，而且提高了所形成的硅通孔的对准程度。

摘要： 本发明涉及制造硅通孔的方法和包括硅通孔的芯片。一种制造硅通孔的方法包括以下步骤：在硅晶片中形成通孔(步骤S1)；在通孔的孔壁上形成绝缘层(步骤S2)；在绝缘层上形成扩散阻挡层(步骤S3)；在扩散阻挡层上形成籽晶层(步骤S4)；以及在籽晶层上形成导体层(步骤S5)，其中，步骤S3包括通过离子注入将第一材料注入到绝缘层的表面下方以形成第一离子注入层，步骤S4包括通过离子注入将第二材料注入到扩散阻挡层的表面下方以形成第二离子注入层。

摘要： 本申请涉及硅通孔及三维集成电路中硅通孔组的测试电路和方法，包括：激励源，其与TSV的输入端相连接，用于提供激励信号；并联的两条电路支路，其与TSV的输出端相连接，其中一电路支路包括反相器件，另一电路支路包括电平触发器件和开关器件，开关器件用于控制电平触发器件所处电路支路的通断；第三电路支路，其与并联的两条电路支路的输出端相连接，用于根据电路支路当前处于的导通或断开状态，予以相应的输出；检测电路支路，用于根据第三电路支路的输出的信号表现，确定TSV是否存在开路缺陷或短路缺陷。本申请通过分析两条电路支路输出端的信号表现，来判断TSV缺陷，实现采用同一套测试电路即可覆盖开路缺陷和短路缺陷测试。

摘要： 本发明提供用于硅通孔工艺中的硅基板背面蚀刻、不蚀刻由铜或钨等金属或者多晶硅等形成的连接塞而仅蚀刻硅基板、且具有优异的蚀刻速率的蚀刻液以及使用该蚀刻液的具有硅通孔的半导体芯片的制造方法。本发明提供含有氢氧化钾、羟胺和水的硅通孔工艺中的硅基板背面蚀刻用蚀刻液以及具有使用该蚀刻液的硅基板背面蚀刻工序的半导体芯片的制造方法。

摘要： 一种用于套刻测量的硅通孔(TSV)标记包括：第一TSV，在与衬底的顶表面垂直的第一方向上延伸穿过衬底的至少一部分；以及至少一个环形图案，在与衬底的顶表面平行的第二方向上与第一TSV分开并围绕第一TSV，至少一个环形图案布置在沿第一方向比第一TSV的顶表面低的层中，其中，内测量点对应于第一TSV，外测量点对应于至少一个环形图案，并且内测量点和外测量点被布置为提供对TSV的套刻测量。

摘要： 本发明提供一种晶圆级硅通孔封装结构制作方法及硅通孔封装结构，所述方法包括步骤：提供一设置有焊垫的晶圆和基板，将晶圆以焊垫朝向基板的方向覆于基板上；在晶圆上形成环形通孔，并使环形通孔外轮廓和焊垫之间至少存在部分重叠；在晶圆表面覆盖绝缘层，并使绝缘层填充于环形通孔；在晶圆位于环形通孔内轮廓之内的区域形成贯通孔，贯通孔暴露焊垫；在绝缘层表面及贯通孔内形成电性连接于焊垫的金属层。通过利用环形通孔，使绝缘层和金属层之间结合面于底部形成内倒角的结构，大幅降低了对封装结构中各层厚度及结构均一性的要求，并且配合使用干膜压合工艺形成绝缘层显著简化了生产工艺流程，无需高端设备及工艺要求，降低了生产成本。

摘要： 本发明公开了一种硅通孔结构，包括设于硅片上的硅通孔，所述硅通孔内填充有铜电镀层，所述铜电镀层内分散有热膨胀系数低于铜的纳米颗粒。该硅通孔结构散热效果好，可减小热应力，有效延长芯片的服役寿命。本发明还相应提供了一种上述硅通孔结构的制造方法和制造方法所用的装置，该制造方法通过向电镀液中添加纳米颗粒，在电镀过程中铜在阴极被还原并将纳米颗粒包覆在其中，在铜电镀层中均匀分散纳米颗粒。通过该制造方法可获得纳米颗粒分散均匀的铜电镀层，得到散热效果更好，性能更加均一的硅通孔结构。

摘要： 一种针对硅通孔漏电故障的绑定后硅通孔测试结构及方法，涉及集成电路测试领域。本发明是为了解决传统的硅通孔测试结构测量精度低、有误故障时测量误差小、且无法确定故障点的问题。本发明所述的一种针对硅通孔漏电故障的绑定后硅通孔测试结构，包括传统的基于环形振荡器的硅通孔测试电路和用于降低环形振荡器的频率的RC电路。本发明针对硅通孔的绑定后测试，所检测的故障为硅通孔的漏电故障。当硅通孔接入时，使测试结构输出信号的周期对硅通孔的漏电故障更加敏感，使测试成本降低，使诊断结果受测量误差影响更小，适用于检测微小的漏电面积。